실무 회로설계에서 FET(Field Effect Transistor) 스위칭 회로 설계법 FET 스위칭 회로 실무 회로설계라는 주제로 다시 돌아온 땜쓰 입니다. 이번 포스팅에서는 BJT 만큼이나 스위칭 소자로 아주 빈번하게 많이 사용되는 트랜지스터인 FET(Field Effect Transistor) 스위칭 회로 설계법에 대해서 다뤄보도록 하겠습니다. 우선 BJT에 대해서 이해해야 FET에 대해서 받아들이기 쉽기 때문에 앞선 포스팅을 먼저 숙지하고 오시길 바라겠습니다. 앞선 포스팅에서 BJT는 NPN형과 PNP형에 따라 조금 다르긴 하지만, 기본적으로 Base단의 전류에 의해서 BJT를 ON / OFF 용도로 스위칭할 수 있다는 것을 알아봤습니다. 여기서 주목할 것은 바로 BJT는 Base단의 전류가 수돗꼭지가 되는 것입니다. 이와 아주 유사한 원리로 FET는 Gate단의 전압을 이용하여 ON / OFF 용도의 스위칭을 할 수 있습니다. 그럼 FET를 이용한 ON / OFF 스위칭 회로를 실무에서는 어떻게 설계하고, 설계 시 중요하게 검토하여야할 부분은 무엇이 있는 함께 알아보도록 하겠습니다. 1. FET(Field Effect Transistor)의 선정 방법 앞선 포스팅에서 알아본 BJT와 같이 FET 또한 크게 두 가지 종류가 있습니다. N채널 FET와 P채널 FET가 바로 그것입니다. 이런 FET 또한 실무 회로설계에서는 N채널의 적용이 거의 90% 이상이라고 과감하게 말씀드릴 수 있겠습니다. BJT에서와 마찬가지로 이러한 설계 환경을 나타내듯이 Digikey에서도 N채널 FET 개수는 현재 포스팅 일자를 기준으로 38,544개가 있지만, P채널 FET의 개수는 8,304개로 P채널 FET 개수 대비 N채널 FET의 개수가 약 464% 많음을 알 수 있습니다. 그럼 수많은 FET들 중에서 과연 설계하고자 하는 회로에 부합되는 FET는 어떻게 선정하는지 알아보도록 하겠습니다. 우선 FET의 구조를 살피면 다음과 같습니다. 우선 예로 설명드릴 FET는 N채널 FET인 STS5NF60L과 P채널 FET인 STS5P3LLH6입니다. 위의 그림에서 좌측에 있는 것이 N채널 FET인 STS5NF60L이며, 우측의 그림이 P채널 FET인 STS5P3LLH6의 내부 구조입니다. 그런데 P채널 FET의 내부 구조 그림에 오타가 있네요. 우측 그림의 P채널 FET의 내부 구조의 4번 핀은 S(Source)가 아니라 G(Gate)입니다. 전자부품 제조업체로 유명한 ST Microelectronics도 이렇게 데이터시트에 실수를 하나봅니다. S로 적혀 있지만, G가 맞습니다. 먼저 이중에서 설계에 가장 빈번하게 사용되는 N채널 FET인 STS5NF60L에 대해 중요하게 검토하여야 하는 설계 지표가 무엇인지 알아보도록 하겠습니다. 우선 데이터시트 최상단에 나타나 있는 부품에 번호와 함께 명시된 중요 특징을 살펴봅니다.
위의 그림에서와 같이 N채널 FET이며, 최대 60V의 전압을 스위칭할 수 있고, FET가 ON 되었을 때 RDS(ON)의 저항값이 0.045Ω임을 알 수 있으며, FET를 관통하여 흐르는 지속적인 부하전류는 5A이고, 부품의 패키지는 SOIC-8 패키지임을 알 수 있습니다. 부가적으로 STripFETTM이라는 ST Microelectronics의 제품 라인이며, 전력용 FET라고 명시되어 있습니다.
상단 요약정보 아래에 다시 한 번 더 N채널 FET인 STS5NF60L의 요약된 전기적 특징과 관련한 정보를 확인할 수 있습니다. 중요한 점은 RDS(ON) 저항값이 데이터시트 상단과는 0.01Ω 높음을 알 수 있는데 FET가 제조될
때 RDS(ON) 저항값이 조금씩 차이가 있는 제품이라는 것도 유추할 수 있습니다. 한편 FET에서는 RDS(ON) 저항값이 매우 중요한 설계 지표인데, 이 부분에 대한 설명은 뒤에서 좀 더 자세하게 말씀드리도록 하겠습니다. 아무튼 주요한 설계 지표를 확인하였으면, 보다 자세한 전기적 특성을 확인해봅니다.
상단에 나타낸 표는 'Absolute maximum ratings'의 정보입니다. 해당 조건을 벗어나는 상황으로 설계가 되거나 사용되면 FET가 소손될 수 있다는 내용입니다. 여기서 중요하게 봐야할 것이 바로 VDS, VGS, ID, PTOT, Tstg, Tj입니다. VDS는 FET가 OFF된 상태에서 FET의 Drain단과 Source단을 DMM을 측정하였을 때, 60V가 넘는 전압이 걸리게될 경우 FET가 소손되게 됩니다. 따라서 FET를 설계하려는 곳의
회로를 파악하여 FET가 OFF된 상황에서 FET의 Drain단과 Source단의 전압이 60V가 넘는 경우가 발생하는지 우선 검토하여야 하며, 미충족 시 VDS가 충분히 보장되는 FET로 부품을 재선정해야 합니다. VGS는 FET를 ON / OFF 스위칭용으로 제어하기 위해서 Gate단에 입력해야 하는 전압의 안정적인 범위를 의미합니다. FET를 ON / OFF 제어할 때에 Gate단의 제어 전압의 레벨이 ±20V를 넘을 경우 FET의 Gate가 소손되는 문제가 발생합니다. 현존하는 거의 대부분의 FET들의 VGS는 ±20V입니다. 따라서 특별한 경우가 아니라면 보통 Gate단의 제어 전압 레벨을 FET를 ON시키는 조건에서 15V~18V 사이로 설계합니다. ID는 FET를 관통해 연속적으로 흐르는 부하전류로 FET를 적용하고자 하는 곳의 회로를 검토하여 FET의 부하가 연속전류치의 50% 이하로 동작될 수 있도록 설계합니다. 데이터시트에는 25℃를 기준으로 5A로 명시되어 있으므로, 부하전류는 2.5A가 넘지 않도록 설계되는지 검토하며, 설계 미충족 시에는 ID가 보다 높은 FET로 부품을 변경하여야 합니다. PTOT는 RDS(ON) 저항과 관계가 깊습니다. 즉 ID인 부하전류가 흐르는 FET ON 상태일 때 FET 자체가 갖고 있는 저항치로 이 RDS(ON) 저항치에 따라서 발열을 하게됩니다. 이때 발열량이 PTOT를 넘어서게되면, FET가 연속적인 ID를 보장하지 못하며, FET가 발열에 의해 열화되어 소손되게 되니 설계 검토 시 PTOT가 미충족될 경우 방열 대책을 강구하거나, 보다 높은 내열성을 갖는 FET로 설계를 변경하여야 합니다. 한편 PTOT는 아래의 수식으로 계산할 수 있습니다.
마지막으로 Tstg와 Tj는 각각 부품의 저장 온도와 최대 동작 온도를 나타낸 것입니다. 마찬가지로 설계하고자 하는 어플리케이션의 상황을 고려하여 열적인 문제가 예상되면 부품을 다른 것으로 선정하여야 합니다.
위의 표는 FET가 동작할 때 예상되는 발열 온도를 추정할 수 있는 지표입니다. 앞서 위에서 계산한 PTOT를 바탕으로 Rthj-a를 값을 이용해 예상되는 FET의 연속 동작 시 발열 온도를 아래와 같이 계산할 수 있습니다. 예를 들어 상온 25℃에서 ID가 5A인 상태에서 FET를 연속 동작시켰을 때 FET의 포화 온도는 다음과 같이 계산할 수 있습니다.
ID가 5A로 연속적으로 흐를 때 FET는 대략 93.75℃의 온도에 도달하게 된다는 것을 예측할 수 있으며, 이 온도가, Tj 보다는 낮기 때문에 FET는 소손되지는 않는다고 판단되지만, 아래의 'Figure 10. Normalized on resistance vs. temperature' 그래프를 확인하면, 온도가 상승함에 따라서 RDS(ON) 저항치가 상승하는 것을 알 수 있습니다. 이는 ID의 부하전류에 따라서 FET는 서서히 온도가 올라가는데, 이렇게 상승된 FET의 온도가 RDS(ON) 저항치에 영향을 미쳐 RDS(ON)
저항치가 서서히 올라가는 상황이 발생합니다. RDS(ON)의 변화에 따라 결국 PTOT가 변화하고 이러한 연속적인 폭주 현상이 결국 FET 열폭주로 나타나게 되는 것입니다. 이런 열폭주가 발생하게 되면, FET가 열화되어 소손되는 결과가 발생할 수도 있습니다. 따라서 이와 같은 이유 때문에 앞서 말씀드린 바와 같이 ID의 50%로 부하전류를 사용하는 것을 권장드린 것입니다.
다음으로 전기적 특성에서 'On/off states'에 명시된 내용을 확인해보도록 하겠습니다. 아래에 나타낸 표는 ON / OFF 동작으로 FET를 사용할 때 중요하게 검토하여야 하는 FET의 전기적 특성입니다. 여기서 중요하게 살펴봐야 하는 것은
바로 IDSS, IGSS, VGS(th), RDS(on)입니다.
IDSS는 FET가 OFF된 상태임에도 불구하고 FET의 물리적인 반도체 구조에 의해서 Drain단에서 Source단으로 누설되는 전류라고 생각하면 쉽습니다. FET를 선정함에 있어서 정확한 ON / OFF 동작을 위해서는 반드시 IDSS가 낮은 FET를 선정하는 것이 원칙이며, 부득이할 다소 높은 IDSS를 갖는 FET를 선정한 경우에 한하여 IDSS로
인하여 문제가 발생할 수 있는지 검토하여야 합니다. IGSS도 마찬가지로 Gate의 제어 신호가 FET의 Body로 누설되는 전류를 의미합니다. IGSS도 IDSS와 마찬가지로 가급적 낮은 IGSS의 FET를 선정하며, 부득이하게 IGSS가 높은 FET를 선정한 경우 반드시 절연(Isolation)회로로 구동하는 것을 권장드립니다. VGS(th)는 FET를 ON시키기 위한 Gate단에 인가해야 하는 최소한의 문턱 전압이라고 할 수 있습니다. 한편 FET도 BJT에서와 마찬가지로 선형 스위칭 동작으로 사용하는 경우가 실무에서는 거의 없습니다. 따라서
VGS(th)보다 충분히 높은 Gate 전압인 15V~18V의 전압 신호를 인가하도록 회로를 구성하여야 합니다. RDS(on)의 경우 VGS에 따라서 또 FET의 상태에 따라서 조금씩 다른 값을 가지고 있습니다. 그러나 실무 설계에서는 Gate단의 제어 전압 레벨이 15V~18V이므로 데이터시트의 'Figure 6. Static drain-source on resistance' 그래프를 통해 대략적으로 0.045Ω로 동작할 것이라 파악합니다. 단, 설계 검토를 위한 계산 시에는 최악의 조건인 RDS(on)이 가장 높은 값으로 나타난 0.055Ω으로 계산하도록 합니다.
앞서 언급한 사항들 이외에 데이터시트에 보다 더 자세한 내용이 많이 수록되어 있습니다. 그러나 그 모든 정보들이 실제 실무설계를 진행함에 있어서 꼭 필요하지만은 않습니다. 필요에 따라서 확인하면 되기 때문입니다. 또 제가 언급해드렸던 사항들만 완벽하게 인지하여 회로설계를 진행한다면 별다른 큰 문제는 발생하지 않을 것입니다. 또 그 모든 사항들을 일일히 언급드리지 않는 것은 바로 어플리케이션의 다양성 때문이기도 합니다. 이번 포스팅에서는 보편적으로 많이 사용되는 FET를 이용한 ON / OFF 스위칭회로에 대한 실무 설계이므로, 이 이외에 여러 가지 FET를 이용한 어플리케이션이 있을 것인데, 그러한 각 어플리케이션에 맞는 검토는 추가적으로 스스로 진행하셔야만 하기 때문입니다. 2. N채널 FET(Field Effect Transistor)의 스위칭 회로 설계 방법 NPN형 BJT에서와 마찬가지로 N채널 FET 또한 P채널 FET 보다 스위칭 회로로 설계하기가 수월합니다. 이러한 이유 때문에 전자부품 쇼핑몰에서도 P채널 FET보다 N채널 FET수가 더 많다고 생각하시면 되겠습니다. 이번 설계에서는 N채널 FET를 이용하여 정격 24V, 2A, 48W급의 DC 모터를 I/O출력 전압이 5V인 MCU를 이용하여, 한 방향으로 구동시킬 수 있는 회로를 설계해보도록 하겠습니다. 그럼 N채널 FET를 이용한 DC 모터 스위칭 제어의 기본 회로를 아래의 그림과 같이 나타내었습니다.
그림을 보면 MCU에서 출력되는 5V의 I/O 신호를 앞서 설계에서 다뤘던 Q2 BJT의 Base단에 입력하여 궁극적으로 Q1 FET의 Gate단의 전압을 스위칭하도록 구성되어 있으며, Q2 BJT가 ON / OFF 스위칭함에 따라서 Q1 Gate단에 24V의 게이트 ON / OFF 신호가 설계를 목표로한 Gate 전압인 15V~18V 범위에서 전달될 수 있도록 D2에 16V 제너 다이오드가 추가되는 것을 알 수 있습니다. 추가된 제너 다이오드는 R1의 전류 제한 저항에 의해서 전류가 제한되어 전압을 16V로 클램핑하는 역할을 수행하며, 이렇게 Gate단에 15V~18V의 Gate 신호가 안정적으로 전달되어 Q1의 FET가 ON / OFF되며, 이에 따라서 N채널 FET의 Drain단에 위치한 B1 모터가 회전 동작을 수행하게 됩니다. B1의 모터는 유도성 부하이므로 인덕턴스가 높은 부하입니다. 따라서 회전동작을 하다 멈추거나, 멈춘 상태에서 회전동작을 수행할 때, 강력한 역기전력이 발생하게 됩니다. 따라서 이를 환류시키기 위한 환류 다이오드가 D1에 위치한 것을 확인할 수 있습니다. 그럼 먼저 MCU의 I/O 핀에서 출력되는 5V 신호를 Q2의 Base에 전류를 제한하여야 하는데, 이 전류제한 저항 R2의 저항값을 설계하도록 하겠습니다. 앞선 BJT 실무 회로설계 포스팅에서와 같이 IC를 50mA로 설계하면 다음과 같이 R2의 저항값을 계산할 수 있습니다.
다음은 제너 다이오드인 D2를 선정하고, 이 제너 다이오드의 전류 제한을 위한 저항인 R1의 저항값을 설계하면 다음과 같습니다. 우선 제너 다이오드는 1N4745A로 16V 제너 전압 VZ 있으며, 제너 전류 IZ는 15.5mA입니다. 이것을 참조하여 R1의 제너 다이오드 전류 제한용 저항을 설계합니다.
D2의 제너 다이오드의 전류 제한 저항은 516Ω으로 계산되었으나 표준 저항값에서 가장 가까운 값이 560Ω으로 설계하면 됩니다. 다만, FET의 경우 전압 제어소자이기 때문에 전류는 크게 Gate단의 전류가 큰 의미가 없습니다. 따라서 560Ω보다 큰 값의 저항을 적절하게 선택하여 설계하면 됩니다. 여기서는 10kΩ을 적용하여 설계하겠습니다. 마지막으로 모터의 역기전력 환류 다이오드를 선정합니다. 역기전력이 매우 크게 작용하기 때문에 부하 정격 전류용량의 3배 이상을 견딜 수 있는 환류 다이오드를 선정해 적용합니다. 선정한 다이오드는 STPS6M100DEE-TR으로 전압 정격 3배, 전류 정격 3배
이상의 다이오드를 선정해 적용합니다. 최종적으로 설계가 완료된 FET를 이용한 DC 모터 ON / OFF 스위칭 회로를 나타내었습니다. MCU의 5V I/O 출력 신호를 이용하여 Q2을 ON / OFF하고, 이 Q2의 ON / OFF 제어에 따라 Q1의 Gate 전압이 ON / OFF되며, 결과적으로 B1의 모터가 회전 동작을 할 수 있는 회로가 완성되었습니다.
3. P채널 FET(Field Effect Transistor)의 스위칭 회로 설계 방법 P채널 FET를 이용하여 ON / OFF 스위칭 회로를 설계하는 것은 실무에서 정말 거의 사용되지 않습니다. 이는 바로 VGS의 'Absolute maximum ratings' 때문입니다. P채널 FET로 선정한 STS5P3LLH6 또한 VGS는 ±20V입니다. 그럼 왜 이게 문제가 되는 P채널 FET를 이용한 ON / OFF 스위칭 회로의 예시를 살펴보도록 하겠습니다.
위의 P채널 FET를 이용한 ON / OFF 스위칭 회로를 보면 별달리 이상해 보일 것이 없을 것입니다. 그러나 하나하나 설계를 검토하면 문제가 발생할 수 있는 설계입니다. 우선 Q1의 P채널 FET가 OFF된 상태에서 VDS(사실 엄밀하게 말하면 VSD임.)는 24V로 데이터시트에 명시된 30V 이내로 동작시키는 조건이므로 문제가 없습니다. 그러나 VGS에서 문제가 발생합니다. VGS를 위의 회로를 바탕으로 확인하면 Q2의 BJT가 OFF된 상태일 때, 전위차는 0V가 됩니다. 왜냐하면 Q2가 현재 OFF되어 R1의 전류 제한용 저항 양단에 걸리는 24V가 걸리게 되고, Q1 Gate의 선을 지우고서 VGS를 측정한다면, Q1 Gqte에 DMM의 +극을 연결하고, Q1의 윗쪽 Source에 DMM의 -극을 연결해 측정한다면 VGS는 -24V로 측정될 것입니다. 이를 합치면 0V가 되기 때문에 FET는 OFF 상태로 동작합니다. 여기까지는 문제가 없습니다. 그러나 Q2의 BJT가 ON되는 순간 FET에 문제가 발생합니다. 바로 전위차가 발생하면서 FET가 ON 동작을 수행하는데 이때 VGS는 데이터시트에 명시된 ±20V의 범위를 넘어서게 됩니다. 이것을 수식으로 확인하면 다음과 같습니다.
즉, 위에서 검토한 것과 같이 VGS는 -23.8V가 되어 데이터시트에 명시된 ±20V의 범위를 -3.8V 벗어나게 되기 때문입니다. 이러한 이유로 인하여 P채널 FET를 ON / OFF 구동하기 위해서는 별도의 Gate Driver IC를 적용하여 실무 회로설계를 하거나, 별도로 절연된 15V~18V의 전원(보통 Flyback Converter를 적용)을 별도로 생성하여 P채널 FET의 게이트 전압 신호로 사용합니다. 만약 VCC의 전압이 24V가 아니라 20V 이하의 전압이었다면, P채널 FET를 이용하여 위의 회로 구성으로 ON / OFF 스위칭 회로의 설계가 가능합니다. 그러나 현재 예시는 24V의 VCC 전압으로 설정되어 있기 때문에 문제가 발생하는 것입니다. 그럼 설계를 변경해 앞서 다뤘던 N채널 FET를 이용한 ON / OFF 스위칭 회로를 조금 변형하여 P채널 FET를 적용한 ON / OFF 스위칭 회로를 설계하도록 하겠습니다. 아래에 나타낸 회로도는 N채널 FET ON / OFF 스위칭 회로의 부분을 그대로 채용해 가져왔으며, Q1의 Gate 전압 신호를 위한 R3, R4의 값이 설계되어지지 않은 상태이며, Gate 구동 전압 신호를 클램핑 해주는 제너 다이오드 D2가 설계되지 않은 상태입니다. 또 모터의 역기전력을 전원측으로 환류시키는 환류 다이오드가 선정되지 않았습니다.
일단 가장 쉬운 모터의 환류 다이오드 D1을 선정하도록 하겠습니다. 앞서 N채널 FET ON / OFF 회로에 적용했던 환류 다이오드를 그대로 적용하여 사용합니다. 앞서 언급드렸듯이 정격 전류의 3배 이상의 전류를 환류시킬 수 있는 다이오드면 충분합니다. 되도록 스위칭 속도가 빠른 쇼트키 다이오드로 선정하시길 권장드립니다. 마지막으로 남은 것은 바로 Q1 Gate의 전압 분배 저항인 R3과 R4 저항값을 설계와 Gate 구동 전압을 클램핑해주는 D2의 제너 다이오드를 지정하는 것입니다. 일단 Q3의 BJT가 동작함에 따라서 Q2의 N채널 FET가 동작한다는 것은 이미 앞서 설계의 예시를 통해 알아봤습니다. 이와 연쇄적인 동작으로 Q2의 동작에 의해서 최종적으로 Q1의 P채널 FET가 동작하게 됩니다. 그러나 이때 VGS 전압 레벨을 설계를 목표로했던 15V~18V 사이 범위로 설계하기 위해 분압저항 중 우선 R4를 수식으로 계산합니다.
상기 수식에서 적용한 제너 다이오드는 N채널 FET ON / OFF 스위칭 회로에서와 동일한 VZ가 16V인 제너 다이오드를 적용하였습니다. 이제 제너 다이오드 D2와 병렬로 연결된 R3이 없다고 가정한 상태에서 R4는 제너 다이오드를 통해 흐르는 전류를 제한하는 저항으로 동작합니다. 따라서 상기 수식을 통해서 R4 저항값을 선정합니다. 계산된 R4의 저항값은 560Ω이지만, 이보다 충분히 커도 크게 상관이 없습니다. FET는 전압 구동 소자이기 때문에 전류는 동작에 영향을 미치지 않기 때문입니다. 따라서 560Ω보다 큰 저항을 적절히 선택하면 됩니다. 여기서는 R4의 저항값을 1kΩ으로 설계하도록 하겠습니다. R4 저항값이 지정되었으므로, 이제는 D2의 제너 다이오드가 없다고 가정한 상태에서 R3의 분압 저항을 설계합니다. 아래의 수식으로 R3 분압저항을 계산하여 설계하도록 하겠습니다.
모든 설계가 완료되었으므로 최종 설계 사항을 반영한 회로도를 아래의 그림과 같이 나타내었습니다. 아래의 회로를 보시면서 느끼셨겠지만, P채널 FET를 이용하여 ON / OFF 스위칭 회로를 구성함에 있어서 정말 많은 수의 부품이 소요되는 것을 알 수 있습니다. 이는 다시 바꿔 이야기 하면, 회로 설계의 단가가 올라간다는 의미이기도 합니다. 그래서 실무 회로설계 시에는 부득이한 경우에 한하여 P채널 FET를 ON / OFF 스위칭용으로 설계하니 이를 반드시 명심하여야 합니다.
주의! 위의 회로 역시 24V의 전압을 부하측에 모두 인가하지는 못하는 구조입니다. 따라서 위의 회로는 P채널 FET를 사용하여 왜 스위칭에 한계가 있는지 보여주는 예로 알고계시길 바라겠습니다. 실제 설계에 적용하신다면, 부하측에 전압 강하가 발생하는 점을 참고하시기 바랍니다. FET를 이용한 ON / OFF 스위칭 회로에 대한 실무 설계법에 대해서 알아본 포스팅이었습니다. 이제 여러분은 상황과 목적에 따라서 BJT 또는 FET를 이용하여 원하는 목표로 하는 스위칭 회로를 설계하실 수 있으실 것입니다. 궁금한 점이나 이해가 되지않는 부분은 댓들이나 쪽지, 이메일로 전해주시면, 확인하는데로 답변드리도록 하겠습니다. 그나저나 정말 이렇게 포스팅을 쓰니 포스팅 작성 시간이 너무나 오래걸리는게 좀 힘드네요... 그럼 이번 포스팅에 대해서 요약을 해보도록 하겠습니다. FET를 이용한 ON / OFF 스위칭 회로 설계 시 주의점은 다음과 같습니다. 다음 포스팅에서는 쉬어가는 코너로 퓨즈 설계에 대해서 알아보도록 하겠습니다. 실무 회로설계 시 가끔 잘못된 퓨즈를 선정하여 퓨즈가 의도치 않은 상황에서 끊어지는 경우가 간혹 발생하기 때문에 실무 회로설계에서 퓨즈 설계 방법에 대해 안내드리겠습니다. 그럼 다음 포스팅에서 뵙도록 하겠습니다. |